



人工智能芯片的进展与挑战

尹首一 教授

清华大学·集成电路学院




- **深度学习与AI**
- **AI芯片的发展概况**
- **AI芯片的技术路线**
- **AI芯片的新趋势**
- **中国AI芯片挑战和机遇**

➤ 深度学习与AI

- 深度学习的概念
- 典型的深度神经网络

- AI芯片的发展概况
- AI芯片的技术路线
- AI芯片的新趋势
- 中国AI芯片挑战和机遇

爆火的ChatGPT





ChatGPT好用到吓人，我们离强大到危险的人工智能不远了

ChatGPT是由人工智能公司OpenAI开发的人工智能对话机器人。采用GPT-3.5生成式预训练语言模型，并加入了人类反馈的强化学习（RLHF）进行训练。

ChatGPT的重要性不亚于互联网的发明





达到1亿月活用户的时间




ChatGPT的出现对于AI行业来说，相当于手机领域的iPhone


深度学习的概念





深度学习的概念




David Hubel, Nobel Prize 1981




Vision processing




Deep learning is based on the mechanism of cognition in brain.



Neuron




Shallow neural network



深度学习的概念


Driving Forces of Deep Learning

1. Big Data Availability 2. Huge Computing Power 3. New NN techniques




1st Period: Perception (1950+)

- Can realize simple pattern classification tasks
- Some people even thought it's the key of artificial intelligence 😊
- Mathematical Foundation: **Linear Classification**
- Problem: XOR-problem (Non-linear classification)




$$t = f\left(\sum_{i=1}^n w_i x_i + b\right) = f(\mathbf{w}^T \mathbf{x})$$

$$f(n) = \begin{cases} +1 & \text{if } n \geq 0 \\ -1 & \text{otherwise} \end{cases}$$




XOR







2nd Period: BP & Multi-Layer Perceptron (1980+)

- Use multi-layer to realize **Non-Linear Classification**
- Breakthrough: **Back-Propagation (BP)** algorithm, which can be used to train a multi-layer network
- Problem: easy to **overfit**




Use non-linear activation functions, e.g. sigmoid: $1/(1+\exp(-x))$

典型的深度神经网络

	CNN (Convolutional)	FCN (Fully-connected)	RNN (Recurrent)	Transformer (Self-attention)
				
Structure	Convolutional Layer, Pooling Layer	Fully-connected Layer	Fully-connected Layers, Feedback path	Self-attention Layers, Encoder- decoder
Function	Visual feature extraction	Classification	Sequential data Processing	Natural language processing
Major Application	Vision processing, Image Segmentation,...	Hand written letter Recognition...	Speech Recognition, Translation,...	Machine translation, Language understanding, Text generation,...

深度卷积神经网络

Modern **Deep CNN**: 5 – 1000 Layers



深度卷积神经网络

Optional layers in between
CONV and/or FC layers



CONV
Layer

NORM
Layer

POOL
Layer

CONV
Layer


High-Level
Features




FC
Layer

Classes



Normalization



Pooling




深度卷积神经网络





Convolutions account for more than 90% of overall computation, dominating **runtime** and **energy consumption**

卷积层的概念



卷积层的概念



卷积层的实现

Output fmaps **Biases** **Input fmaps** **Filter weights**

↓ ↓ ↓ ↓

$$\underline{O[n][m][x][y]} = \text{Activation}(\underline{B[m]} + \sum_{i=0}^{R-1} \sum_{j=0}^{S-1} \sum_{k=0}^{C-1} \underline{I[n][k][Ux+i][Uy+j]} \times \underline{W[m][k][i][j]}),$$

$$0 \leq n < N, 0 \leq m < M, 0 \leq y < E, 0 \leq x < F,$$

$$E = (H - R + U)/U, F = (W - S + U)/U.$$

Shape Parameter	Description
N	fmap batch size
M	# of filters / # of output fmap channels
C	# of input fmap/filter channels
H/W	input fmap height/width
R/S	filter height/width
E/F	output fmap height/width
U	convolution stride

卷积层的实现

Naïve 7-layer for-loop implementation:

```

for (n=0; n<N; n++) {
  for (m=0; m<M; m++) {
    for (x=0; x<F; x++) {
      for (y=0; y<E; y++) {
        O[n][m][x][y] = B[m];
        for (i=0; i<R; i++) {
          for (j=0; j<S; j++) {
            for (k=0; k<C; k++) {
              O[n][m][x][y] += I[n][k][Ux+i][Uy+j] × W[m][k][i][j];
            }
          }
        }
        O[n][m][x][y] = Activation(O[n][m][x][y]);
      }
    }
  }
}


```

for each output fmap value

convolve
a window
and apply
activation


激活函数

Sigmoid




$$y = 1 / (1 + e^{-x})$$

Hyperbolic Tangent




$$y = (e^x - e^{-x}) / (e^x + e^{-x})$$

Rectified Linear Unit (ReLU)



$$y = \max(0, x)$$


Leaky ReLU



$$y = \max(\alpha x, x)$$

$\alpha = \text{small const. (e.g. 0.1)}$


Exponential LU



$$y = \begin{cases} x, & x \geq 0 \\ \alpha(e^x - 1), & x < 0 \end{cases}$$


全连接层

- Height and width of output fmaps are 1 ($E = F = 1$)
- Filters as large as input fmaps ($R = H, S = W$)
- Implementation: **Matrix Multiplication**



Pooling层的概念

- Reduce resolution of each channel independently
- Increase translation-invariance and noise-resilience
- Overlapping or non-overlapping → depending on stride



Pooling层的实现

Naïve 6-layer for-loop max-pooling implementation:

```
for (n=0; n<N; n++) {
  for (m=0; m<M; m++) {
    for (x=0; x<F; x++) {
      for (y=0; y<E; y++) {
        max = -Inf;
        for (i=0; i<R; i++) {
          for (j=0; j<S; j++) {
            if (I[n][m][Ux+i][Uy+j] > max) {
              max = I[n][m][Ux+i][Uy+j];
            }
          }
        }
        O[n][m][x][y] = max;
      }
    }
  }
}
```


for each pooled value

find the max with in a window

归一化层的概念

- **Batch Normalization (BN)**

- Normalize activations towards mean=0 and std. dev.=1 based on the statistics of the training dataset
- put **in between CONV/FC** and **Activation function**



Believed to be key to getting high accuracy and faster training on very deep neural networks.

归一化层的实现

- The normalized value is further scaled and shifted, the parameters of which are learned from training

The diagram shows the formula for normalized and scaled data, $y = \frac{x - \mu}{\sqrt{\sigma^2 + \epsilon}} \gamma + \beta$. Annotations include: a red arrow pointing to μ labeled "data mean"; a red arrow pointing to σ^2 labeled "data std. dev."; a blue arrow pointing to γ labeled "learned scale factor"; a blue arrow pointing to β labeled "learned shift factor"; and a grey arrow pointing to ϵ labeled "small const. to avoid numerical problems".

$$y = \frac{x - \mu}{\sqrt{\sigma^2 + \epsilon}} \gamma + \beta$$

data mean

learned scale factor

data std. dev.

learned shift factor

small const. to avoid numerical problems

大语言模型与Transformer

面向不同任务的大语言模型（LLM）广泛利用Transformer架构的优势



- **BERT系列 (Google)**
 - Encoder, Self-attention
 - 适用任务：自然语言理解（如情感分析、问答系统、文本分类）



- **GPT系列 (OpenAI)**
 - Decoder, Self-attention
 - 适用任务：文本生成、对话系统（如ChatGPT）、代码生成（如Codex）



- **T5 (Google)**
 - Encoder, Decoder, Self-attention
 - 适用任务：多任务学习（机器翻译、文本摘要、问答）




- **DALL-E (OpenAI)**
 - Decoder, Self-attention
 - 适用任务：文本生成图像（文本描述到视觉内容）

Transformer网络

Example: Applying the Transformer to machine translation


Decoding time step: 1 2 3 4 5 6

OUTPUT |



- **Encoder:** reads sentence and generates representations
- **Decoder:** generates the output sentence word by word while consulting the representation generated by the encoder.
- **Self-attention:** aggregates information from all of the other words, generating a new representation per word informed by the entire context.

Transformer网络




编码器-解码器结构

可扩展性

Encoder-decoder 结构的模块化设计，使其易于扩展为更深、更宽的大模型，通过简单增加模型参数规模可以显著提高性能，直接推动了LLM的发展。

模型参数规模的突破



编码器-解码器结构

灵活性


Encoder-decoder 结构赋予模型极大的灵活性，使其能够适配不同任务（理解、生成、翻译、多模态）

- **输入输出解耦**

- Encoder 和 decoder 分别负责输入和输出，可处理不同格式的数据，如不同模态数据或变长序列

- **全局上下文建模**

- 任务无关的表示：encoder生成的表示可用于不同任务（如分类、生成、问答）
- 动态上下文：decoder可以在生成过程中根据需要动态关注encoder的上下文





多模态模型DALL-E：输入文本，输出图像



机器翻译任务：变长序列

自注意力机制




Attention(Q, K, V) = softmax($\frac{QK^T}{\sqrt{d_k}}$)V


- 深度学习与AI
- **AI芯片的发展概况**
 - AI芯片的概念
 - 全球发展情况
- AI芯片的技术路线
- AI芯片的新趋势
- 中国AI芯片挑战和机遇

人工智能时代 — 芯片是技术基石和战略制高点


人类社会正从信息化迈向智能化，人工智能是实现智能化的关键手段，芯片是技术基石和战略制高点。



“绝对算力” 决定了智能化水平



“计算能效” 决定了智能化范围




AI芯片的分类 — 按应用场景


云端：推理 & 训练

推理


自然语言处理



用户推荐系统



交通状况预测



训练



边缘：推理

拍照增强




智能音箱



安防监控



自动驾驶



手势识别



医疗健康



健康监测




无人系统



训练芯片 vs. 推理芯片

训练芯片

计算过程




计算量*

- 58.5GOPS

计算特点

- 数据精度高 (FP32, BF16)
- 算力需求高 (~ 100 TOPS)
- 通常在云端完成, 能耗较大

推理芯片



- 19.5GOPS

- 数据精度取决于应用场景 (二值、三值、INT8, INT16)
- 计算资源受限, 算力相对低
- 通常在移动端完成, 强调低能耗

* 完成一个样本的单次训练或推理所需的计算量, 其中输入图片尺寸为224x224x3, 网络为VGG-19。


全球国家、地区AI芯片相关战略规划

国家	战略规划	战略规划内容	投资情况
美国	电子复兴计划 (ERI) 人工智能研发战略规划 美国人工智能行动行动：第一年度报告	投资AI研发、释放AI资源、培训AI人才 人工智能成为政府预算和规划中的优先事项；参与国际合作促进美国AI创新发展（2020.9与英国签署合作宣言）。 ERI三大关注重点： 开发用于电子设备的新材料、开发将电子设备集成到复杂电路中的新体系结构、进行软硬件设计上的创新 。主要项目：JUMP（大学主导研究：认知计算、智能内存和存储、先进架构和算法等）、Page3（工业界主导研究）。	2020年拟在未来5年内投入1000亿美元研发包括芯片、人工智能在内的十大关键技术；ERI：5年（2018-2022）投资 15亿美元 以上
欧盟	欧盟人工智能白皮书 数字服务法案、数字市场法案（草案）	发展 下一代人工智能专业处理器 的关键技术，欧洲处理器项目的重点是为边缘和下一代高性能计算开发低功耗的计算系统。	超 40亿欧元 的投资以支持高性能计算、人工智能等
日本	人工智能战略 2019	战略目标：1.奠定未来发展基础；2.构建社会应用和产业化基础；3.制定并应用人工智能伦理规范。 率先实现人工智能在社会领域的应用，包括在医疗与健康、农业、国土资源、交通基础设施与物流、智慧城市等五大重点领域的应用。	培养人工智能人才方面的预算约为 133亿日元
韩国	人工智能半导体产业发展战略	在服务器、移动和边缘领域开发 创新的NPU、新设备 ； 超高性能，超低功耗的下一代人工智能半导体 （神经形态，第三代）； PIM半导体 建立全周期的供需快速通道，1企1芯片；支持无工厂IP公司的联合研发（“SoC-IP封装类型”）和设计公司的无工厂合作；新建“人工智能半导体创新设计中心”以增强AI半导体的功能。	投资 700亿韩元 （约合41.93亿元人民币）用于人工智能半导体公司的研发和并购。
俄罗斯	俄罗斯2030年前国家人工智能发展战略	提高人工智能发展所需硬件的可用性。 工作重点：开展 神经计算系统架构 基础研究；支持国产 高速节能处理器 和使用国产光电元器件的软硬件系统开发；建立先进电子元器件研发测试生产中心；建立和发展高性能数据处理中心。	


- 深度学习与AI
- AI芯片的发展概况
- **AI芯片的技术路线**
 - 指令集处理器
 - 数据流处理器
 - 可重构处理器
 - 存内计算处理器
 - 神经形态处理器
- AI芯片的新趋势
- 中国AI芯片挑战和机遇

AI芯片的分类 — 按技术路线


指令集架构处理器 (例如: GPU, MLU)



可重构处理器 (例如: Thinker)




DNN处理器





**存内计算处理器
(例如: RRAM,
SRAM, FLASH)**

数据流处理器 (例如: TPU)




神经形态处理器

CMOS SNN 处理器




AI芯片的分类 — 按技术路线

指令集架构处理器 (例如：GPU，MLU)




可重构处理器 (例如：Thinker)




DNN处理器

存内计算处理器 (例如：RRAM, SRAM, FLASH)





数据流处理器 (例如：TPU)



神经形态处理器

CMOS SNN 处理器





指令集架构AI处理器



一种人工智能处理器，具有完整的指令集，可实现神经网络计算，其计算过程由指令驱动。

以 RISC 指令集为例：I-型、J-型 、R-型


op	6-bit操作码
rs	5-bit源寄存器指示符
rt	5-bit目标（源/目的）寄存器或分支条件
immediate	16bit立即数，分支偏移或地址偏移
target	26-bit跳转目标地址
target	5-bit目的寄存器指示符
sa	5-bit移位位数
funct	6-bit功能域，与op搭配，确定具体操作



指令处理流程：




指令集架构AI处理器 — GPU



CPU


- CPU的指令执行架构：
 - 单指令单数据
(**SISD**, Single Instruction Single Data)
- CPU注重高效地处理串行指令，通过复杂的逻辑控制和缓存优化提高指令级并行以便可以尽快执行串程序。



GPU

- GPU的指令执行架构：
 - 单指令多数据
(**SIMD**, Single Instruction Multiple Data)
- GPU为高度并行运算而设计，充分挖掘数据级并行度，同时执行成千上万个线程，牺牲单个线程性能换取整体性能最大化。


指令集架构AI处理器 — 寒武纪 Cambricon



寒武纪 DianNao架构

计算: NFU-1, NFU-2, NFU-3
缓存: NBin, NBout, SB
控制: CP (Control Processor)


寒武纪思元370



张量运算单元内置 Supercharger模块 提升各类卷积效率;

采用多算子硬件融合技术, 在软件融合的基础上大幅减少算子执行时间。


寒武纪Neuware软件栈 General Software Stack




Common Components Cloud-specific Components 推理加速引擎 MagicMind

AI芯片的分类 — 按技术路线

指令集架构处理器
(例如: GPU, MLU)




可重构处理器
(例如: Thinker)




DNN处理器

存内计算处理器
(例如: RRAM, SRAM, FLASH)





数据流处理器
(例如: TPU)



神经形态处理器

CMOS SNN 处理器




数据流AI处理器

数据流AI处理器：一种计算行为由**数据驱动**的张量处理架构，优化数据复用和计算并行度


传统指令集架构

“取指/译码/发射” 占用晶体管资源




晶体管利用率

“数据流驱动” 模式不需要指令处理，将晶体管资源集中于计算，具有更高计算效率



数据搬运


数据流芯片计算过程的中间数据在计算单元间交换，访存大幅减少，缓解外部访存瓶颈



数据流AI处理器

数据流处理器：一种计算行为由数据调度决定的张量处理架构，优化数据复用和计算并行度

典型的数据流处理器 Google TPU




TPU整体结构图

TPU的张量处理模块采用 **脉动阵列**，阵列规模为256x256x8b。权重预存在阵列上，特征数据从左侧输入，自左向右传递，部分和数据向下传递，在本地累加器中进行更新。

数据流AI处理器


脉动(Systolic)数据流架构

数据在流动过程中完成计算，大幅提升张量计算效率




TPU 集群超越 GPU 集群性能

- 1颗TPU v4 性能是A100 GPU的 **88%**
- 1024颗TPU v4集群性能是1024颗A100 GPU的 **1.96倍**




AI芯片的分类 — 按技术路线


指令集架构处理器
(例如: GPU, MLU)



可重构处理器
(例如: Thinker)




DNN处理器





存内计算处理器
(例如: RRAM, SRAM, FLASH)

数据流处理器
(例如: TPU)



神经形态处理器


CMOS SNN 处理器



存内计算处理器

逻辑电路或处理单元被放置在存储器内部，以便使数据更接近处理单元；或直接在存储电路中执行计算而不进行数据传输。

“存储墙”问题：



1. 数据搬运慢


数据搬运速度是运算的瓶颈

AI运算速度：1PB/s

搬运速度 (SRAM)：10-100TB/s

搬运速度 (DRAM)：40GB-1TB/s

数据搬运速度还需提高近百倍



2. 搬运能耗大

存储器和处理器间壁垒高

8-bit 计算能耗：1pJ

64-bit 搬运能耗 (SRAM)：30pJ

64-bit 搬运能耗 (DRAM)：5nJ


数据搬运能耗是计算能耗的1000倍

存内计算处理器

- 冯诺依曼架构中计算单元和存储分离，计算时数据需要从存储搬运到计算单元
- 人工智能算法将引入大量的访存操作，由于**单次访存的能耗开销远大于处理单元的计算能耗**，人工智能芯片的访存能耗占芯片总能耗的主要部分。


芯片能效 (OPs/W) = $\frac{2OPs \times \text{乘加器数量} \times \text{利用率}}{\text{单乘加器功耗} \times \text{乘加器数量} + \text{单Byte访存功耗} \times \text{访存量(Bytes)}}$

注：一次乘加运算 = 2OPs



Operation	Energy
ALU INT ADD (8b)	0.03 pJ
ALU INT ADD (16b)	0.05 pJ
ALU INT ADD (32b)	0.1 pJ
ALU INT MUL (8b)	0.2 pJ
ALU INT MUL (32b)	3.1 pJ
8KB SRAM Read (32b)	5 pJ
32KB SRAM Read (32b)	10 pJ
1MB SRAM Read (32b)	50 pJ


In 45nm CMOS @0.9V




Zimmer et al., IEEE JSSC, 2020

存内计算处理器


- **传统计算**
 - 在传统的冯诺依曼架构中，数据需要在存储器和处理单元之间反复传输，引起延迟和功率损耗，面临“**存储墙**”瓶颈。
- **近存计算**
 - 将处理单元的计算功能移动到存储器附近，降低功耗延时，减缓了“**存储墙**”瓶颈。
- **存内计算**
 - 将处理单元的计算功能移动到存储器附近，显著降低功耗延时，消除了“**存储墙**”瓶颈。



传统计算



近存计算



存内计算


冯·诺依曼结构

非冯·诺依曼结构

存内计算处理器：Analog CIM

存内计算基本原理：使用物理量表达数据，基于某种物理定律，完成模拟计算


基于电流计算范式



根据**基尔霍夫电流定律**


$$I_{sum} = \sum_{i=0}^n I_i$$

电流汇聚等效于累加和




单个支路电流由输入与权重共同决定，同为1有电流，等效与操作

基于电容计算范式




根据**电容电荷守恒原理**，所有电容上电荷会当开关打开时重新分配，结束时电容值等于 $\sum_{i=0}^n C_i W_i IN_i$ ，当电容值大小相等时，计算结果等效于输入权重相乘后求和平均

基于时间域计算范式（电路延迟）



由于信号存在**电路延迟**，因此可以通过输入信号与权重信号控制单个延迟单元延迟，延迟链则将所有延迟累加，等效于累加操作

基于时间域计算范式（脉冲宽度）




根据**电容充放电时间**关系，
 $t = CV/I$ ；
当WL打开时间越长，则积累的电压值越高，从而可以根据不同比特权重，分配不同长度的脉冲宽度

存内计算处理器：Analog CIM

使用忆阻器RRAM存内计算实现向量和矩阵的乘加运算

- $V=IR$
 - Inputs(X) = DAC
 - Weights(R) = RRAM
 - Outputs(Y) = ADC Outputs
- 矩阵的值（模拟量）存储在电阻性器件当中（右图中的R）；
- 输入的向量X经过DAC转换为模拟量，如电阻上的电压（右图中的V）；
- 每个电压施加在电阻上形成的电流累加在一起，最后经过ADC得到输出结果Y（还可以在结果上实现非线性函数），实现如下图所示的运算。



Input Data	Neuron Weights	Outputs Equations
$[X_0 \ X_1 \ \dots \ X_N]$	$\begin{bmatrix} A_0 & B_0 & C_0 \\ A_1 & B_1 & C_1 \\ \dots & \dots & \dots \\ A_N & B_N & C_N \end{bmatrix}$	$\begin{bmatrix} Y_A = X_0 A_0 + X_1 A_1 + X_2 A_2 \\ Y_B = X_0 B_0 + X_1 B_1 + X_2 B_2 \\ Y_C = X_0 C_0 + X_1 C_1 + X_2 C_2 \end{bmatrix}$

RRAM

$g = \frac{1}{R}$


$I_A = V_0 \cdot g_{A_0} + V_1 \cdot g_{A_1} + V_2 \cdot g_{A_2}$

$I_B = V_0 \cdot g_{B_0} + V_1 \cdot g_{B_1} + V_2 \cdot g_{B_2}$

$I_C = V_0 \cdot g_{C_0} + V_1 \cdot g_{C_1} + V_2 \cdot g_{C_2}$


存内计算处理器：Analog CIM的局限

- **计算精度受限**：模拟计算由于工艺偏差、信号噪声等因素产生计算误差，最高只能支持8位整数，无法实现更高位宽整数及浮点计算。
- **编程灵活性受限**：模拟数据通路形成了固定的存算架构，限制了可编程性，在功能上只能实现整数乘加计算。
- **外围电路代价高**：模数转换器（ADC）、数模转换器（DAC）代价较大。
- **实际可用并行度低**：实际芯片实现中，为克服误差累积，需要预留计算裕度，导致可用并行度低。




(a) 传统数字架构

- [-] 计算与存储分离
- [+] 数字计算，无误差



(b) 模拟存内计算架构



- [+] 计算与存储融合
- [-] 模拟计算，有误差
- [-] 固定的整数乘加计算



😊 0.1+0.2+0.1 = 0.4 量化后 = 0

😡 0.1+0.2+0.1+0.2+0.1 = 0.7 量化后 = 1

存内计算处理器：Digital CIM



W_B	IN_B	OUT
0	0	1
0	1	0
1	0	0
1	1	0

[Y. Chih, ISSCC, 2021]


- Bitcell结合或非门实现计算逻辑，避免了模拟计算误差问题，实现了**高准确率**
- 不需要ADC，节约了能耗
- 没有计算裕度的限制，**并行度更高**

- CMOS逻辑工艺兼容
- 随数字电路同步演进
- 读写速度最快
- 稳定性高，抗PVT浮动

存内计算处理器


基于各种类型存储器（SRAM、DRAM、RRAM、FLASH），均可实现存内计算。

基于非易失性存储器（RRAM/Flash） 的存内计算处理器



忆阻器阻值由流经它的历史电荷确定，多个忆阻器构成
Cross-point 阵列

基于易失性存储器（SRAM） 的存内计算处理器



传统SRAM访问:


一次只开启一条字线。

SRAM CIM:



一次开启多条字线，在SA（灵敏放大器）里进行计算操作。通过在SA里增加逻辑门，实现对更多操作的支持。

存内计算处理器：三星HBM-PIM芯片


大模型训练对内存带宽提出超高需求



基于HBM的存算一体芯片，集成存内计算单元




采用20nm DRAM工艺流片




HBM-PIM将AI负载执行时间降低 **11.2** 倍

AI芯片的分类 — 按技术路线


指令集架构处理器
(例如: GPU, MLU)



可重构处理器
(例如: Thinker)




DNN处理器





存内计算处理器
(例如: RRAM, SRAM, FLASH)

数据流处理器
(例如: TPU)




神经形态处理器

CMOS SNN 处理器



可重构处理器



四类灵活可编程的计算架构：CPU，GPU，FPGA和可重构架构（SDH）。

来源：Stanford University, Prof. Kunle Olukotun在**国际计算机体系结构顶级会议ISCA 2018**的大会主旨报告。
SDH: Software Defined Hardware, 软件定义硬件（即可重构计算）。



ISCA (International Symposium on Computer Architecture)

国际计算机体系结构顶会，自1973年每年举办一次，历史最悠久，最负盛名，计算架构的里程碑工作几乎均发表于ISCA。



Prof. Kunle Olukotun:
美国国家工程院院士，斯坦福大学教授，ACM Fellow, IEEE Fellow，被誉为“多核之父”。

美国国防部DARPA ERI电子复兴计划: SDH program



PERFORMERS		
NVIDIA	PI: Stephen Keckler	TA1: Reconfigurable processor architectures & TA2: Dynamic HW/SW compilers for high-level languages
Princeton University	PI: Margaret Martonosi	TA1: Reconfigurable processor architectures & TA2: Dynamic HW/SW compilers for high-level languages
Stanford University	PI: Kunle Olukotun	TA1: Reconfigurable processor architectures & TA2: Dynamic HW/SW compilers for high-level languages
University of Michigan	PI: Ronald Dreslinski	TA1: Reconfigurable processor architectures & TA2: Dynamic HW/SW compilers for high-level languages
University of Washington	PI: Michael Taylor	TA1: Reconfigurable processor architectures & TA2: Dynamic HW/SW compilers for high-level languages
Intel	PI: Josh Fryman	TA1: Reconfigurable processor architectures
Qualcomm Intelligent Solutions, Inc.	PI: Shekhar Borkar	TA1: Reconfigurable processor architectures
Georgia Tech	PI: Vivek Sarkar	TA2: Dynamic HW/SW compilers for high-level languages
Systems & Technology Research	PI: Brad Gaynor	TA2: Dynamic HW/SW compilers for high-level languages

DISTRIBUTION STATEMENT A. Approved for public release

* 英伟达、Intel、高通均大力布局可重构计算。

可重构处理器


可重构芯片是指利用芯片中的可编程计算资源（计算单元和互连网络），根据应用的需要和计算任务的数据流特点，**动态构造出最适配的计算架构**，达到逼近专用集成电路的高性能。



计算任务 (软件) → 数据流图 → 数据通道 (硬件)

Software Defined Hardware

可重构处理器




Reconfigurable ML Processor

- ❑ Chip level Reconfiguration:
 - Adaptive I/W/O Sparsity Processing to Improve Hardware Utilization.

- ❑ Processing Element Array (PEA)-level Reconfiguration:
 - Dynamic Dataflow to Fully Reuse Data for Memory Access Reduction.


- ❑ Processing Element (PE)-level Reconfiguration:
 - Inter-PE Bit-wise Regroup to Support Mixed Precision Computing.

可重构处理器




可重构处理器：Sambanova

Reconfigurable Dataflow Architecture (RDA)



**AI Chip Maker SambaNova
Raises \$676 Million, Valued at
Over \$5 Billion**

By Reuters Wire Service Content • April 13, 2021, at
9:10 a.m.



By Jane Lanhee Lee

(Reuters) - SambaNova Systems, a Silicon

SambaNova RDA芯片 已部署到全球第二的“富岳”超算



- 用于大语言模型、数字孪生、基因生成GPT模型及肿瘤药物预测等应用，实现6倍于GPU的性能提升
- 富岳超算在2023年6月的全球超算排行榜中排名第二


World Record Training Performance and Accuracy

SambaNova beats A100 training GPT 13B with state-of-the-art accuracy




可重构处理器：清华大学

■ 近5年在ISSCC与JSSC发表学术论文**20篇**，在国内最先开展**AI大模型计算芯片架构**与**神经网络训推一体架构**研究。




可重构AI处理器：清华大学 Thinker 系列人工智能芯片

与近5年国际代表性人工智能芯片相比，Thinker系列芯片的能效处于领先水平。




AI芯片的分类 — 按技术路线


指令集架构处理器
(例如: GPU, MLU)



可重构处理器
(例如: Thinker)




DNN处理器





存内计算处理器
(例如: RRAM, SRAM, FLASH)

数据流处理器
(例如: Eyeriss)




神经形态处理器



CMOS SNN 处理器




CMOS SNN (脉冲神经网络) 处理器



- 1. **基本模型:**
前神经元的脉冲加权累加后，影响后神经元。
- 2. **LIF (Leaky Integrate and Fire) 模型:**
对输入脉冲在时间上求积分，超过阈值 V_{thresh} 时输出一个脉冲，然后进入不应期。
- 3. **脉冲时间依赖可塑性 (STDP) 公式:**
 $a+$ 、 $a-$ 、 $\tau+$ 和 $\tau-$ 控制权重变化 Δw 的学习率和时间常数。突触权重 w_i 根据上游神经元与下游神经元尖峰的时间差 ($\Delta t = t_{\text{post}} - t_{\text{pre}}$) 更新。




CMOS SNN 处理器 — IBM TrueNorth



IBM TrueNorth

- 18nm
- 1 million neurons, 256 million synapses.
- Real time
- 400GSOPS/W
- 73mW



CMOS SNN 处理器 — Intel Loihi




Intel Loihi
2017

- 14nm
- **60 mm²**
- 128000 neurons, 128 million synapses
- 128 cores, 208KB memory/core
- Neuron State Allocation: Fixed at **24 bytes** per neuron



Intel Loihi 2
2021

- Intel 4
- **31 mm²**
- 1 million neurons, 120 million synapses
- 128 cores, 192KB memory/core
- Neuron State Allocation: Variable from **0 to 4096** bytes per neuron




针对神经形态计算的软件框架Lava


- 模块化、可组合、可扩展、分层和开源的。
- 包括一个底层接口，用于将神经网络映射到神经形态硬件上
- 所有的库和功能都通过Python公开

CMOS SNN 处理器 — 天机 Tianjic (清华大学类脑中心)

1. 统一的NN处理单元，兼容SNN和DNN的计算。



2. Tianjic应用于自动自行车：实时目标检测，追踪，语音感知，减速带通过，自动避障，平衡




- 深度学习与AI
- AI芯片的发展概况
- AI芯片的技术路线
- **AI芯片的新趋势**
 - 极致算力：Wafer-scale 芯片
 - 极致能效：感存算一体芯片
 - 全新范式：全光计算芯片
- 中国AI芯片挑战和机遇


晶圆级AI芯片 (Wafer Scale AI Chip)

芯片算力 ~ 晶体管密度 (@工艺制程) × **芯片面积** (@光刻口径)

扩展芯片面积至**晶圆级**，开辟算力提升新维度



One Wafer One Chip





	Nvidia A100	晶圆级芯片
面积	800mm ²	45000mm ²
晶体管	540亿	2.6万亿
算力	326 TFlops	7500 TFlops

晶圆级AI芯片 (Wafer Scale AI Chip)

人工智能算力需求呈爆炸式增长。常规多机多卡系统，由于芯片间数据通信带宽和延时制约，很难发挥硬件计算的并行性，难以跟上人工智能急速增长的算力需求。

GPT-3是当今智能化程度最高的自然语言模型，具有1750亿个参数，740TFLOPS运算量。训练1次需1万块GPU卡。



12吋 (300mm) Wafer

=



A100 GPU (826mm²)

×


80




Dr. Gene Amdahl
美国工程院院士

	GPU数量	互连方案	算力
多机多卡	80	NVLINK 600GB/s	1x
Wafer Scale	80	4TB/s	130x

晶圆级AI芯片：Cerebras WSE




WSE采用整晶圆光罩拼接技术路线实现



整片晶圆

光罩拼接互连


当芯片尺寸扩展到晶圆级，**架构必须采用全新设计**




类型	A100	WSE-2
面积/核(mm^2)	10.2	0.054
坏核数(300mm晶圆)	2802	75120
坏核所占面积比例	70%	9.39%
容错设计优化后	N/A	4.6%

容错架构设计


① 小尺寸计算核



使用相比GPU**小得多的计算核**，
减少晶圆缺陷带来的影响




② 容错互连设计




采用**冗余单元及互连设计**，
替换失效单元，保
障计算阵列功能完整

晶圆级AI芯片：Tesla Dojo


Dojo采用良好芯粒(KGD)+有机基板重塑晶圆技术路线实现




有机基板重塑晶圆+芯粒键合



集成扇出RDL互连




①高密度Serdes通信方案




- 采用Serdes接口方案应对芯粒间大距离通信
- 高密度互连芯粒架构设计,高速接口布满边缘

②采用专用通信协议与互连拓扑提升通信能力



感存算一体AI芯片

新型感存算器件




视觉感知记忆单元示意图

不同颜色光引光传感器起不同的阻态变化幅度。


施加在三端忆阻器上的分压表现出稳定可区分特征。

光学感存算一体：
将h-BN/WSe2光传感器与h-BN/WSe2三端忆阻器串联在一起，光传感器将光信息转化为电信号并传递给三端忆阻器存储，实现了光信息的识别与记忆。

逻辑集成感存算芯片



传统图像处理方式：图像传感器与主处理器分离




感存算一体处理器：将图像传感，图像信号处理，CNN计算，数据存储等功能集成在一个chip上。

感存算一体AI芯片 — SONY图像传感处理器


索尼CMOS图像传感器3D堆叠架构的演进

1、三层堆叠结构传感器



上层为背照式CMOS图像传感器，中层为DRAM，下层为逻辑外围电路，每一层通过TSV连接。


2、像素并行架构



堆叠结构已经从TSV连接演变为Cu-Cu连接。此前像素阵列逐行扫描模拟信号，由阵列下方的ADC转换为数字信号，现在由于Cu-Cu连接的间距减小，可以直接连接像素区域下方逻辑芯片，实现像素并行电路架构。



感存算一体AI芯片 — SONY图像传感处理器

3、智能视觉传感器




图像信号处理器（ISP）、CNN加速器、存储器和主处理器直接堆叠在图像传感器下方。

CMOS图像传感器3D堆叠技术和架构的演进及未来趋势



Scene captured



Intelligent Vision Sensor



Output

Metadata

Normal captured image

**Image in ISP output format
(YUV/RGB)**

ROI image

集成AI信号处理器的1200万像素智能视觉传感器，支持多种格式输出，包括不输出图像信息而输出识别结果的元数据，可以显著降低系统数据量。此外，由于无需原始图像输出，降低了隐私风险。

全光计算芯片

传统电子计算的瓶颈：


- 摩尔定律近5年逐步放缓，电子晶体管大小已经逼近物理极限，**电子计算机速度与功耗无法满足日益增长的算力需求。**

全光计算的优势：

- 光学衍射传播过程——**光速高并行计算**；
- 光学调制模拟信号带来**极低损耗**；
- 计算机辅助设计复杂光电系统成熟，能够训练与设计**高性能光学神经网络**。

光电智能计算将对当代计算的速度、能量效率和数据通量实现变革。

能够实现**速度千倍提升、效率百万倍提升。**




乘加操作(MAC)的计算效率与速度比较

技术手段	计算速度 (MAC/s/cm²)	计算能效 (MAC/J)
NVIDIA GPU	10 ¹¹	3×10 ⁶
光电智能计算	10 ¹⁴	4×10 ¹²
全光智能计算	10 ¹⁶	4×10 ¹⁶

全光计算芯片


Feldmann, J., Youngblood, N., Karpov, M. *et al.* **Parallel convolutional processing using an integrated photonic tensor core.** *Nature* **589**, 52–58 (2021).



光频梳产生的多个波长信道

卷积核的值被编码到定向耦合器的环形波导上。
编码：通过改变环形波导上相变材料的状态改变每一个定向耦合器输出端口的透射率。


通过调制器将输入图片 (RGB) 上信息编码到由光频梳产生的多个波长信道上。



- 输出光强度 = 输入光强度 (被调制的光频梳信号, 即输入) $\times$ 定向耦合器透射率 (相变材料状态, 即权重), 完成乘法操作。
- 定向耦合器每列的总线波导将该列所有的光信号合并, 完成加法操作。

- 深度学习与AI
- AI芯片的发展概况
- AI芯片的技术路线
- AI芯片的新趋势
- **中国AI芯片挑战和机遇**
 - 严峻挑战
 - 发展机遇

中国AI芯片的挑战之一： 面临双重工艺墙



全球制造工艺面临物理极限带来的“工艺墙”，进入“**后摩尔**”时代。

	2019	2020	2021	2022
英特尔	10nm	10nm+	10nm++	7nm 极紫外线
三星	7nm 极紫外线	18nm 全耗尽硅技术 6nm 极紫外线	5nm	4nm
台积电	7nm+ 极紫外线	5nm	6nm	5nm+ 4nm 3nm
格罗方德半导体		12nm 全耗尽硅技术		12nm+ 全耗尽硅技术
中芯国际		14/12nm		7nm
联华电子		22nm 平面工艺		

境内制造工艺可能长期停留在12/7nm节点，芯片晶体管密度难以继续提高。

中国AI芯片的挑战之一：面临双重工艺墙

2022年10月美国限制出口英伟达和AMD的高性能人工智能芯片

1007规则

a. 除易失性存储器外，所有输入和输出的总双向传输速率达到或可编程达到 600 Gbyte/s 及以上的集成电路，以及下列任何一种集成电路：	a.1. 一个或多个执行机器指令的数字处理器单元，其每个操作的位宽乘以以 TOPS 为单位的处理性能，所有处理器单元的总和为 4800 或以上；
	a.2. 一个或多个数字 “原始计算单元，其每次运算的位宽乘以所有计算单元合计的 TOPS 处理性能达 4800 及以上；
	a.3. 一个或多个模拟、多值或多级 “原始计算单元”，其处理性能以 TOPS 乘以 8 计算，所有计算单元合计达 4800 及以上；
	a.4. 数字处理器单元和 “原始计算单元” 的任何组合，其根据3A090.a.1、3A090.a.2和3A090.a.3的计算总和达 4800 及以上。

设定了**传输带宽**和**总体处理性能**两个指标

总体处理性能 = 位宽 * 算力

英伟达A100、H100、AMD MI250、MI300均超过算力指标，被禁止出口中国。为此，英伟达推出了中国特供版的A800和H800，A800和H800算力与原版相同，带宽削减到仅有400GB/s。

2023年10月美国高性能芯片禁令升级，旨在限速中国人工智能发展

1017新规

a. 具有一个或多个数字处理单元的集成电路，该数字处理单元具有以下任一项	a.1. 总体处理性能达4800及以上；
	a.1. 总体处理性能达1600及以上，以及性能密度达5.92及以上；
b. 具有一个或多个数字处理单元的集成电路，该数字处理单元具有以下任一项	B.1. 总体处理性能达2400及以上，以及性能密度达1.6及以上但小于5.92
	B.2. 总体处理性能达1600及以上，以及性能密度达3.2及以上但小于5.92

取消了传输带宽限制，新增了**性能密度**指标

性能密度 = 总体处理性能 / 裸片面积

在新规下，中国特供版的A800和H800也不再符合性能密度指标要求。同时，用于数据中心的NVIDIA L40、用于工作站的RTX 6000和游戏显卡RTX4090（消费类芯片豁免）也因为密度指标被纳入管制范畴。


中国AI芯片的机遇：先进集成与架构创新

芯片算力 = ~~晶体管密度~~ x 芯片面积 x 算力/晶体管


(@制造工艺) (@光刻口径) (@计算架构)

先进集成技术带来面积扩展新机会


高算力GPU单芯片已达到面积极限



① 平面扩展：光罩拼接



② 垂直扩展：三维堆叠



中国AI芯片的机遇：先进集成与架构创新


芯片算力 = ~~晶体管密度~~ x 芯片面积 x 算力/晶体管

(@制造工艺) (@光刻口径) (@计算架构)


创新计算架构，突破三堵“墙”

利用率墙

计算架构直接影响晶体管利用率



1bit
组合逻辑
全加器




1bit
镜像架构
全加器

	晶体管数	级数
组合逻辑	32	4
镜像架构	24	3

存储墙

冯氏架构性能受限于数据访存



In 45nm CMOS @0.9V


	延时	性能提升
CPU访存请求间隔	1ns	3倍/2年
DRAM访存时间	200 ns	1.4倍/2年

功耗墙

功耗成为限制芯片算力的主要因素
We can keep power consumption constant.
– Robert Dennard, 1974

2005年，登纳德缩放定律终结

芯片工作电压趋近于阈值电压，无法继续降低。因此，芯片的尺寸每缩小一半，单位面积的功耗将提高一倍。




为降低功耗，限制芯片上全速运行的区域，使得芯片算力受损。

中国AI芯片的机遇：先进集成与架构创新


		计算架构			先进集成	
		数据流	可重构	存算一体	平面拓展	三维集成
人工智能芯片面临的挑战	利用率墙	✓ 架构设计优化	✓	✓ 革新计算范式		
	面积墙				✓ 平面扩展	✓ 垂直扩展
	存储墙	✓	✓ 降低数据搬运需求	✓	✓ 提高传输带宽	✓
	功耗墙	✓ 降低单位算力功耗	✓	✓ 降低访存功耗		✓ 降低单bit传输功率
	互连墙				✓ 提高互连I/O数量	✓

中国AI芯片的挑战之二：生态能力不强

生态体系之争：信息技术和产业的发展史就是新老巨头历史更迭抢位布局**IT生态**的过程；**这方面我国是弱项。**




AI生态三要素：基础创新是根本；
开源开放是关键；应用驱动是核心



中国AI芯片的机遇：强有力的产业和科技政策

当前，我国国家安全和国际竞争形势更加复杂，必须放眼全球，**把人工智能发展放在国家战略层面系统布局、主动谋划，牢牢把握人工智能发展新阶段国际竞争的战略主动**，打造竞争新优势、开拓发展新空间，有效保障国家安全。

—— 国务院《新一代人工智能发展规划》




中国AI芯片的机遇：技术路线全面

指令集架构处理器



可重构处理器



DNN处理器

数据流处理器



存内计算处理器



神经形态处理器

CMOS SNN 处理器



中国AI芯片的机遇：应用市场空间广阔

中国人工智能核心产业规模达 **5000亿**，人工智能企业数量接近 **4000家**。

AI应用市场和重点企业

类型	名称	主要产品	应用领域
互联网巨头	百度	百度云、飞桨框架平台、小度语音助手、阿波罗自动驾驶系统	云端训练/推理、搜索、自动驾驶
	阿里巴巴	淘宝、支付宝、蚂蚁金服、阿里云、ET大脑、AliOS自动驾驶系统	新零售、产业互联网、AIOT、自动驾驶
	腾讯	微信、QQ、腾讯云、腾讯游戏、腾讯视频	游戏、社交、出行、文旅、金融
	字节跳动	今日头条、TikTok、懂车帝	内容、短视频、社交、
	美团	美团、大众点评	团购、出行、酒店、旅游
AI 独角兽	商汤	方舟企业平台、方舟城市平台、智能座舱、元萝卜机器人	智慧城市、智慧健康、智慧零售、教育
	旷视	盘古视图综合应用平台、河图仓储物流平台、神行人脸识别门禁	智能物流、AIOT、监控、智慧城市
	云从	谛格AI定义小站、灵云数据智能风控平台、火眼跨镜追踪系统、轻舟通用平台	智慧金融、智慧城市、智慧出行、智慧商业
	依图	胸部CT新冠肺炎智能评价系统、脸行贵阳城市刷脸平台、银行刷脸支付	智慧城市、智慧医疗、智慧金融
	科大讯飞	讯飞超脑、讯飞翻译机、讯飞AI学习机、讯飞录音笔	消费电子、智慧城市、人机交互、智能安防
传统行业AI转型	海康/大华	视频监控设备	智能安防、智慧城市智慧交通、AIOT
	比亚迪	新能源汽车、新能源电池、云轨	智能制造、自动驾驶、轨道交通
	蔚来	新能源汽车	智能制造、自动驾驶、

1. 人工智能芯片领域处于**高速发展阶段**，在科学研究和产业应用方面具有广阔的创新空间。
2. 人工智能芯片将开创颠覆性技术，彻底突破传统架构的性能和能效瓶颈，实现集成电路的**跨越式发展**。
3. 中国人工智能芯片创新与国际同步，技术路线最全面，应用领域最丰富，伴随着人工智能产业的快速发展，**大有可为**！

敬请批评指正！